RTL Designer (ASIC) | cvGO!

Минск, проспект Победителей, 106 · Office

### О роли RTL-дизайнер (ASIC) в инженерный центр. ### Обязанности - Разработка RTL-кода для ASIC. - Верификация и синтез цифровых блоков. ### Требования - Опыт работы RTL-дизайнером от 3 лет. - Владение Verilog / VHDL. - Опыт работы с EDA-инструментами (Synopsys, Cadence). - Понимание методологий в